10年内突破2nm工艺瓶颈？ASML计划推出新一代EUV设备

荷兰半导体设备大厂ASML计划推出新一代的极紫外光(EUV)微影设备，号称可延长摩尔定律寿命至少10年。

ASML将自2023上半年起提供客户0.55数值孔径(NA)的新一代EUV机台(目前版本为0.33NA)，该公司副总裁Teun van Gogh接受《EE Times》采访时表示，这将有助于芯片制造业者在至少10年内突破2纳米节点的瓶颈。

该公司预期，芯片制造商一开始会在诉求成本节省的单次曝光EUV工艺中采用0.55NA设备，而在需要多重图形(multi-pattern)的工艺中，采用0.33NA设备搭配较成熟的节点。随着单次曝光0.55NA技术达到极限──大约会在6年之，ASML预测芯片业者将再次采用多重图形方法来实现更先进的节点与更高的晶体管密度。

目前ASML是全世界唯一可供应EUV微影设备的厂商，该公司是在2010年将第一套EUV设备原型出货给一家匿名亚洲客户。

今日，半导体制造领域分为“有EUV”以及“没EUV”两个世界，前者包括台积电(TSMC)、三星(Samsung)与英特尔(Intel)，能为像是Apple、联发科(MediaTek)、高通(Qualcomm)等客户制造最尖端的芯片；后者则是在多年前就放弃投入高达数十亿美元的资本支出，在先进工艺节点的竞争上认输，专注于改善较旧工艺的利润以及对先进工艺需求较低、或不需要先进工艺的产品。

那些“没EUV”的半导体业者包括中芯国际(SMIC)等中国大陆公司。中芯在去年中美贸易战如火如荼的时候，被美国列入实体清单而无法采购EUV设备；投顾业者Susquehanna International Group的分析师Mehdi Hosseini表示，中芯不太可能获得美方许可采购最新的ASML设备。

“不会有任何一套EUV设备出货到中国的晶圆厂，包括那些在当地的跨国业者；”Hosseini接受《EE Times》采访时表示，那些在中国大陆拥有制造据点的跨国半导体公司也包括三星与英特尔。而在中国大陆之外，只有英特尔、三星与台积电会在逻辑工艺采用EUV；此外三星、海力士(SK Hynix)与美光(Micron)等存储器业者也会将EUV用于DRAM工艺。

跨越3纳米节点障碍

Hosseini表示，在接下来几年，ASML将推出的0.55NA设备将有助于台积电等领先半导体业者突破前进3纳米以下工艺的障碍；“晶圆厂唯一能实现3纳米工艺的方法是采用EUV设备与多重图形技术，这绝对会让晶圆制造成本大幅提高，而避免EUV多重图形的唯一方法，就是采用高NA (0.55NA)设备。”

他预测，台积电尚未量产的3纳米节点，不会如曾经预期的那般引起市场轰动，因为该节点的晶体管密度增加幅度“不足”，且互连间距大于预期，这使得3纳米晶体管成本与目前的4纳米节点类似，芯片性能提升程度也有限。

根据Hosseini指出，台积电、三星与英特尔三大芯片制造业者都意识到了这个障碍，竞相投入在2纳米节点采用环绕式栅极(GAA)晶体管架构的技术研发，目标是实现每平方毫米(millimeter) 2.2亿晶体管的密度，以及30纳米的互连间距。

多重图形难以避免

虽然采用多重图形方案也有助于让芯片业者实现更高的晶体管密度，却会因为工艺步骤的增加而带来较高的制造成本，还有在每次曝光使用EUV的大量能耗。对此ASML的EUV NXE业务部门执行副总裁Marco Pieters接受《EE Times》采访时表示：”综观实现最终晶圆所有步骤，不只有微影技术以及微影设备所消耗的能源，还有沉积技术。”

Pieters指出，多年前0.33NA的EUV设备首度问世，ASML的客户就经历过从多重图形深紫外光(DUV)微影转换到单次曝光EUV的程序，而单次曝光EUV也遭遇了极限；“我们已经看到有客户开始采用EUV微影进行多重图形工艺，而0.33NA设备将与0.55NA设备共存，因为有一些电路层可以用目前的EUV设备进行单次曝光，我们认为客户将继续同时采用高NA设备与现有技术。”

Susquehanna的Hosseini则表示，以EUV微影设备制造芯片的业者，会转向采用多重图形方法以更充分发挥该微影技术的效益：“EUV多重图形是从4纳米节点过渡到3纳米节点、甚至3纳米以下节点的唯一方法。”

ASML也看到客户在新一代节点发挥0.33NA EUV设备更大效益的空间；Pieters指出：“我们认为未来0.33NA EUV还会被应用在接下来几个节点，甚至在产业界所说的2纳米以下节点。”

Hosseini在研究报告中表示，各家半导体业者命名工艺节点的方法有所不同，例如台积电目前正在量产的5纳米工艺升级版N5+，就相当于英特尔量产中的10纳米SuperFin，两个工艺的晶体管密度都是每平方毫米1.75亿以上晶体管，互连间距小于30纳米。

此外他也在报告中指出，英特尔是利用十年前的浸润式微影技术实现该节点的性能目标，而台积电则已经是第二年采用EUV技术。

单一EUV供应来源

在EUV技术以及高NA值微影工具领域，ASML预期在未来的几年都会是全世界唯一的供应商。Pieters 表示：“在可预见的未来，我们会是供应这类技术的唯一公司。”

van Gogh则指出，从0.33NA转换到0.55NA EUV，对曾经在几年前从DUV微影转换至EUV的芯片制造商来说会更轻松；ASML已经有一个支援生态系形成，聚集了可提供光罩、光阻剂等技术的供应商。

不过ASML婉拒透露除了现有5家EUV采用者(英特尔、美光、三星、海力士与台积电)之外，是否会有更多公司采购新一代0.55NA机台。

ASML也表示，提升EUV设备的处理量将有助于降低整体拥有成本；ASML目前的EUV设备已经从每小时可处理125片硅晶圆进步至170片晶圆，而新一代设备将进一步达到每小时200片晶圆的处理量。

“借此，我们尝试在基本上改善每片晶圆的整体拥有成本；”Pieters表示：“我们试着确保那些系统的微影技术成本实际上会随着时间降低。”

对此Hosseini表示，晶圆处理量提高对于芯片制造商来说非常重要，特别是在他们要开始采用多重图形EUV的时候。他进一步指出，在高NA设备开发的同时，一台可达到每小时处理200片晶圆的EUV机台可满足多重图形应用需求。

ASML看好全球半导体产业成长前景，以及市场对微影技术的需求强度不断提升。而在过去三年，ASML的公司股价已经涨了三倍。

　　版权及免责声明：凡本网所属版权作品，转载时须获得授权并注明来源“物联之家 - 物联观察新视角,国内领先科技门户”，违者本网将保留追究其相关法律责任的权力。凡转载文章，不代表本网观点和立场。

延伸阅读