为台积电N3HPC流程设计技术联合优化

台积电最近举办了第10届年度开放创新平台 (Open Innovation Platform ：OIP) 生态系统论坛。在会中不但谈及台积电N3流程节点的技术和设计支持更新，还有高性能计算（HPC）平台所推行的举措。本文提供了有关设计工艺协同优化（DTCO）活动的更多详细信息，与N3制程相比，这些活动为N3HPC 带来了性能提升。本文总结了设计解决方案探索和技术基准测试总监Y.K.Cheng主题为“N3 HPC设计工艺协同优化”的演讲重点。

背景

设计工艺协同优化是指工艺开发工程和电路/IP 设计团队之间的合作。技术团队优化设备和光刻工艺"窗口"，通常使用 TCAD 流程仿真工具。在先进节点，线宽、间距、均匀性和密度（和密度梯度）允许的光刻变化是有限的。技术优化旨在定义标称制造参数，其中高维统计窗口保持高产量。电路设计团队评估不同光刻拓扑的性能影响，提取寄生RC参数并注释到设备级网列表的模型。

DTCO的一个关键要素是库IP小组所追求的。标准单元格“图像”定义了nFET/pFET 设备宽度的分配（垂直）尺寸以及可用于单元内连接的（水平）布线轨道数。该图像还包含了具有全局电源/接地电网连接要求的局部配电拓扑。

除了库单元图像外，高级节点的缩放金属线的当前密度增加意味着 DTCO 包括接触/通孔连接的工艺光刻和电路设计策略。由于光刻/蚀刻均匀性限制，触点/通孔尺寸的设计可变性极其有限，因此工艺和电路设计团队专注于优化多个并行触点/通孔和相关的金属覆盖范围。

而且，DTCO 的一个至关重要的方面是 SRAM 位单元的设计和制造。设计人员推动积极的单元面积光刻，结合设备尺寸灵活性，以获得足够的读/写噪声容限和性能（在位线上有大量的虚线单元）。工艺工程师寻求确保合适的光刻/蚀刻窗口，与此同时，必须关注制造过程中的统计公差，以保障高良率。

台积电为客户提供内部开发的基础IP提供了一个紧密的DTCO开发反馈循环。

N3HPC DTCO

会上，Y.K.演示强调了N3HPC DTC结果，如下图所示的功率与性能曲线。图中用到的参考设计块来自Arm A78内核；曲线跨越一系列供电电压，具有典型设备特性。与基线N3产品相比，将得到整体12%的性能提升。需要注意的是，对于相同的电源电压，功耗略有增加。Y.K. 详细介绍了已纳入N3HPC的一些DTCO结果。他表示，每个功能都会导致性能增益相对减小 ，需要一致的优化才能实现整体提升。

更大的单元高度

单元内更宽的nFET和pFET设备为HPC架构中常见的电容负载提供了更大的驱动强度。

接触栅间距 （CPP） 的增大

FinFET 设备中一个重要的寄生贡献是栅-源/漏电容 （Cgd + Cgs）-CPP的增大可增加单元面积（和电线长度），但会降低此电容。

增加后端（BEOL）金属间距（更宽的电线）的灵活性，并相应地增加通孔，如下图所示

高效金属绝缘体金属 （MiM）去耦电容拓扑

下面所示的 MiM 电容横截面描绘了三个金属"板"（2 VDD + 1 VSS），用于提高二板实施的均体效率。

改进的去耦（以及减少电容寄生输入阻抗Rin）可减少 HPC 应用中常见的开关活动电源电压"下降"。

双高单元

在开发单元格图像时，库设计团队面临着单元高度和电路复杂性之间的权衡。如上所述，较高的单元格高度允许更多的单元内布线轨迹连接复杂的多阶段和/或高扇入逻辑功能。其中，要求最高的单元格布局通常是可扫描触发器。然而，对于许多门级来说，整个库普遍使用的更大单元高度往往是低效率的。

N3HPC 的 DTCO 活动促使台积电采用双高库设计方法。虽然双高单元被选择性地应用于早期技术，但N3HPC采用了400多个新单元。这就需要与 EDA 工具供应商进行广泛的合作，以支持图像技术文件定义、有效的单元格放置规则以及自动布局布线算法，这些算法将成功地将单高和双高单元集成到设计块中。

Y.K. 还表示，作为N3HPC库设计的一部分，多级单元中的设备尺寸是为优化PPA而重新设计的。

自动布线功能

时序驱动布线算法通过"促进"关键性能网络的层分配，利用了上金属层降低的 R*C/mm 特性。如上所述，N3HPC DTCO的努力使更多的潜在 BEOL 金属线光刻宽度/间距成为可能。

如下所示，布线算法需要增强功能，以便选择"非默认规则"（NDR）来选择线宽/间距。（NDR已经使用了相当长一段时间了——通常，这些性能关键网络是优先布线的，或者通常是手动预布线。N3HPC DTCO 功能要求扩展 NDR 使用量，作为一般自动布线功能。该图还描述了如何通过需要插入的柱图案来支持增加的信号电流。

对于光刻规则严格且 NDR 不是选项的较低金属层，需要增强布线算法以支持平行轨迹布线（以及通过插入），如上所示。

EDA 支持

要利用其中的诸多 N3HPC DTCO 功能，需要额外的EDA工具支持。下图列出了主要 EDA 供应商添加的关键工具的增强功能。

总结

台积电已承诺推出高性能计算平台，作为HPC特定工艺产品的一部分，将带来显著的性能提升。N3HPC 进行了一组DTCO项目，在示例Arm核心设计块上累计获得12%的性能收益。其优化跨越了一系列设计和工艺光刻窗口特性，从标准单元库设计到BEOL互连选项，以及MiM电容制造。相应的EDA工具（特别是自动布局布线）已与主要EDA供应商合作开发。

　　版权及免责声明：凡本网所属版权作品，转载时须获得授权并注明来源“物联之家 - 物联观察新视角,国内领先科技门户”，违者本网将保留追究其相关法律责任的权力。凡转载文章，不代表本网观点和立场。

延伸阅读