智能穿戴设备的小型化，对硬件芯片提出了体积要求，如何在更小的空间内构建功能更加丰富的芯片系统成为难题。为解决这一问题，苹果在打造 Apple Watch 时，其芯片使用了 SiP 封装技术，并增加更多的功能。SiP 究竟是什么？同其他封装技术相比又强在哪里？围绕这一话题，外媒作者 Mark Lapedus 进了深入解读，雷锋网对本文进行了不改变原意的编译。
在新型电子产品的开发中，IC 封装持续扮演重要角色，尤其是系统级封装（SiP，System in Package）市场动力十足，因其新增的一些优势而备受关注。
使用 SiP，多个芯片和其他组件都集成到同一个封装系统中，作为电子系统或子系统运行。SiP 在有空间限制的情况下尤其有效，例如在智能手机和可穿戴设备中，苹果的许多产品都用到了 SiP。
追溯历史，SiP 的思想最初诞生于 20 世纪 80 年代，发展至今已有多种形式，不过不同的公司对其的定义各不相同，SiP 既可以指芯片的结合体，也可以指将不同的芯片模块组合到电子系统或子系统中的方法。SiP 可以将芯片、无源器件以及 MEMS 的任何组件组合并封装到一起。
开发 SiP，客户需要组合多种技术，例如组件、互连、材料和封装架构，然后在晶圆厂或封测厂处完成制造。
▲带有 CPU 和内存的 SiP 多芯片模块示例
SiP 和 Chiplet 不同，但有一些相似之处。这两种方法都是为应对在新节点上开发 SoC 的技术和成本难题。不过对于 Chiplet 而言，供应商或封装公司可能会提供芯片或小芯片模块，然后在先进封装中混合匹配，创建针对特定领域或应用的系统。
迄今为止，只有英特尔、AMD 和 Marvell 等少数大公司开发了类似 Chiplet 的设计，晶圆代工厂和封测厂正在努力挤进这一市场。
相比之下，多年以来，SiP 中所用到的组件更容易获得。Yole Development 最新数据显示，SiP 市场已有一定规模，预计到 2026 年，这一市场规模将从 2020 年的 140 亿美元增长到 190 亿美元。
TechSearch International 总裁 Jan Vardaman 表示：“如今几乎所有应用都会用到 SiP ，例如智能手机、可穿戴设备、计算机、电信和汽车。”
并非所有的系统都需要用到 SiP ，不过作为一种无需将所有零器件都塞进同一颗芯片且能快速创建复杂系统芯片的方案，适合用作在最先进的工艺节点上开发不同加速器和存储器，以及在成熟工艺节点上开发模拟芯片。
显然，如今依然需要更快的芯片来提高系统的计算能力，D2S 首席执行官 Aki Fujimura 表示：“毫无疑问，如果设计制造出一款芯片，能够以比现在快 10 倍的速度进行计算，其商业价值和竞争力将得到极大提升。”
IC 封装可以保护各种芯片免受损害并提高 die（裸片） 的性能。迄今为止，业内已经开发出 1000 多种不同的封装类型，芯片客户可以根据芯片应用而选择不同的封装类型。某些时候，SiP 价值凸显。
SiP 最早可以追溯到 20 世纪 80 年代，当时 IBM 为其高端计算机开发了多芯片模块（MCM），作为 SiP 原始模式的一种，MCM 将众多的 die 集中到同一个模块中。
自那时起，SiP 不断发展，在最终成品或先进封装中集成各种组件。SiP 可以是这些封装的定制版本，也有一些观点将异构集成归类到广泛的 SiP 范围内，异构集成即在先进封装中将复杂的 die 组装在一起。
Amkor 高级 SiP 产品开发总裁 Curtis Zwenger 表示：“SiP 包含许多不同的技术支持，可以支持众多细分市场。我们针对 SiP 服务的市场包括无线、物联网、汽车、电源管理和计算机网络。”
互连是芯片封装技术的一种，是指将一个 die 连接到另一个 die，引线键合、倒装芯片、晶圆级封装（WLP）和硅通孔（TSV）都会用到互连技术。
TechSearch 数据显示，如今大约 75% 到 80% 的封装都基于引线键合，通过焊线机的细线将一个芯片缝合到另一个芯片或基板上。
不过，焊线机也用在其他许多封装方式中，例如方形扁平无引脚封装（QFN）。“我们已经看到了 6mm x 6mm 的 QFN，并在其中放置了 15 个组件，我们看到了一些堆叠在那里的组件，基本上是一个小型 QFN 内的系统级封装。”QP Technologies 的高级工艺工程师 Sam Sadri 说。
在倒装芯片中，芯片的顶部有大量微小的铜凸点，翻转器件，凸块落在铜焊盘上，形成电气连接，便安装在单独的 die 或基板上。
许多芯片封装都会用到倒装芯片，如双面模制球栅阵列（DSMBGA），一些封测厂已经开发出 DSMBGA 封装，Amkor 是最新一家开发出这一封装方式的公司。
在 DSMBGA 中，组件基于基板的顶部和底部，减小了封装尺寸，并且缩短了器件的信号路径 ，可以调整组件以启用 SiP 。DSMBGA 存在于智能手机和其他产品中，在智能手机中包括用于处理发送或接受信号的数字模块和 RF 前端模块部分。
“双面封装技术提高了用于智能手机和其他移动设备的射频前端的集成水平。”Amkor 的 Zwenger 说道。“通常，射频前端集成功率放大器、开关、滤波器和低噪声放大器（LNA），这些正是我们在 DSMBGA 中看到的集成器件，当然这也可以用其他方式集成，不过双面集成最佳选择。”
在智能手机中，功率放大器提高功率，LNA 放大小信号，滤波器可以过滤掉不重要的信号，而 RF 开关则将信号从一个部件转换到另一个部件。
▲DSMBGA 封装
扇出式 WLP 是 SiP 的一种，DRAM die 在逻辑芯片上的堆叠就是扇出型 WLP 的实例。
2.5D 或 3D 用于先进封装，在 2.5D 或 3D 中，die 堆叠起来或并排放置在中介层的顶部，中介层包含 TSV。
▲高性能计算封装的不同选项：2.5D 与 FOCoS
可穿戴设备是 SiP 的一大推动力。苹果、FitBit/谷歌、华为、三星、小米等公司都在这个市场上展开竞争。据 Yole 显示，头戴式/耳戴式产品是可穿戴设备市场中最大的细分市场，其次是腕戴式产品、身体佩戴式产品和智能服装。
消费电子市场的 SiP 业务价值 119 亿美元。Yole 相关数据显示，可穿戴设备的 SiP 市场在 2020 年的业务价值为 1.84 亿美元，仅占整个消费电子市场 SiP 的 1.55% ，预计到 2026 年，可穿戴设备 SiP 市场将达到 3.98 亿美元，增长率达 14%。
虽然每种可穿戴设备的特点都各不相同，但产品需求相似。“可穿戴设备的首要需求是性能好、质量轻、舒适度和附着力要好，测量功能结果准确且拥有更多丰富的功能。”ASE 的营销副总监 Henry Lin 在 IMAPS 最近的先进系统级封装（SiP）技术会议的演讲中说道。
对于智能手表尤其如此。苹果最新一代智能手表 Apple Watch Series 6，功能多样，能够检测血氧饱和度，也有心电图（ECG）功能。
Watch Series 6 中，苹果的 S6 通过 SiP 封装技术集成了一颗苹果 A13 应用处理器和一些其他功能的处理器，A13 采用台积电 7nm 工艺制程，围绕 Arm 双核 64 位处理器构建而成。
“苹果用 InFO 技术封装应用处理器，苹果及其他品牌的智能手表中还有许多处理器采用 SiP，”TechSearch 的 Vardaman 说。其中，InFO 是台积电的集成扇出封装技术。
也有一些智能手表采用不同的封装方式。不过，几乎所有的 OEM 都面临一些相同的挑战。
“我们希望手腕或耳朵上佩戴的东西不会占据任何空间，这需要在产品开发过程中专注小型化。”FitBit/谷歌硬件工程经理 Pieris Berreitter 在 IMAPS 的 SiP 会议上的演讲中说。
为了制造出更小尺寸的产品，FitBit 采用了一种新的设计方法，使用分立芯片开发给定可穿戴设备的射频部分，然后将其组装到基板上。
“在 2018 年之前，我们正在为我们的无线电构建分立芯片设计，以解决 RF 挑战，”Berreitter 说。“过了一段时间，无线电设计从一个产品到另一产品、从一代到另一代，看起来都是一样的。”
那时 FitBit 开始关注 SiP。它考察了开发 SiP 的几个标准，如面积、成本、制造、可靠性、重用、测试和上市时间。
根据 Berreitter 的说法，SiP 也有一些优缺点，因此需要作出权衡。其优点包括：
许多个分立元件组合在一个封装系统中，节省了电路板的空间；
允许重复使用模拟或射频芯片；
节省射频测试的时间或成本；
良好的可靠性。
不过，SiP 也有制造时间长，有时比分立解决方案成本更昂贵的缺点存在。
最终，FitBit 从全部使用分立解决方案转向部分产品使用 SiP。
在较旧的智能手表中，FitBit 在 10 mm x 20 mm 的板上集成了多个分立设备，例如微控制器、内存、GPS 和各种射频芯片（蓝牙、WiFi）；在 2019 年推出的 Versa 2 智能手表中，FitBit 在 SiP 中集成了射频组件（蓝牙、WiFi），使其能够在更小的 10 mm x 9 mm 板中减少射频占用空间。MCU 和存储器仍然是分立产品。
Berreitter 说：“我们知道我们会再次使用最简单、风险最小的系统，我们将这些系统小型化，为产品增添新功能创造了空间。我们使用了相同的无线电架构，但我们能够为无线电使用一些更小的组件和更严格的间距规则。”
SiP 还有其他优点。“由于 SiP 的面积更小，我们能够从双面板转变为单面板。我们可以在产品中利用这一点，将电路板的背面用作天线谐振腔的一侧。现在，我们有了更薄的产品和更好的天线性能，”Berreitter 说。“借助 Versa 2，无线电 SiP 使我们能够提供更长的电池寿命、用于语音辅助的麦克风和更好的显示效果。”
SiP 对芯片之间的屏蔽功能也有一些影响。屏蔽用于阻止射频组件之间的干扰，为此，OEM 使用称为屏蔽罐的微型外壳，并将这些覆盖 RF 芯片的外壳焊接到电路板上。
在分立器件的解决方案中，屏蔽功能的实现会占用电路板空间，但通过在 SiP 中组合芯片，OEM 可以减少屏蔽器件，不过屏蔽仍然涉及几个挑战。
长电科技（JCET）全球技术营销高级总监 Michael Liu 表示：“就可穿戴设备而言，SiP 中嵌入了多个 RF 无线通信电路。它们对任何类型的干扰都很敏感，但它们也有不同的频段。”
与此同时，FitBit 并没有将所有组件都集成到一个 SiP 中，即 DRAM。随着时间的推移，DRAM 部件可能会经历多次修订，因此在设计中将最新版本用作分立部件更有意义。
在最新的 Sense 智能手表中，FitBit 没有将心电图功能集成到 SiP 中。Berreitter 解释道，像 ECG 这样的复杂功能需要更多时间来看发，因此使用分立器件的解决方案更好。
耳戴式设备是另一个大市场，苹果的 AirPods 将苹果的 H1 芯片和音频内核集成在一个 SiP 中，Yole 称，其中还包括一个加速度计和陀螺仪。
展望未来，OEM 厂商正在开发更多功能的可穿戴设备，这带来了一些新挑战。Yole 分析师 Santosh Kumar 表示：“需要更薄、更密集和能效更高的 PCB 封装设计，以满足各种医疗和消费者可穿戴设备的要求。”
SiP 也存在于 4G 和 5G 智能手机中。
当今绝大多数无线网络都围绕 4G LTE 标准运行，该标准在 450MHz 至 3.7GHz 频段范围内。与此同时，5G 正在两个不同的频率范围内进行部署 —— 低于 6GHz 和毫米波（28GHz 及以上）。与 4G 相比，5G 承诺提供的移动网络速度延迟降低 10 倍、吞吐量提高 10 倍、频谱效率提高 3 倍。
在无线网络中，运营商部署具有大规模 MIMO 天线系统的巨型蜂窝塔。结合微型天线，大规模 MIMO 使用波束成形技术向终端用户发送和接收信号。
如今 5G 落地情况喜忧参半。“低于 6GHz 的 5G 版本正在全球范围内迅速落地，”联电技术开发副总裁 Raj Verma 说。“但是，对于毫米波而言，推出所需的时间比预期的要长。毫米波落地需要增加大量在土地和建筑基础设施上的投资。此外，毫米波的设计和系统也更加复杂，开发时间也更长。”
毫米波本身也具有视距限制、穿墙能力低和射程短的问题。不过，目前为止，苹果和三星已经在它们的手机中部署了部分毫米波频段。
从组件的角度来看，低于 6GHz 的 5G 智能手机类似于与 4G 手机类似，其系统由数字模块和射频前端模块组成。主天线是独立的，与手机同时运行。
5G 毫米波手机则不同。根据 System Plus 的说法，在 iPhone 12 的核心由几个组件组成 —— 一个调制解调器、一个中频 IC、一个射频前端模块、两个天线阵列和一个封装天线 (AiP)。
“手机背后的 5G 毫米波天线由 16 个无源天线单元组成，该单元构建在 8 层基板上，”System Plus 表示：“在手机侧面，集成了 AIP 模块用于侧面通信。”
毫米波需要 AiP，AiP 的设计逻辑是想让射频芯片离天线更近，以增强信号并最大限度地减少系统损耗。
AiP 模块由多层贴片天线组成，位于天线旁边的 SiP 包括一个 RF 收发器、一个电源管理 IC 和无源器件。
总之，5G 毫米波架构复杂且难以实现。“5G 需要较大的功率功放和电源管理。因此，我们需要考虑散热问题，需要研究如何使其更高效，”长电科技 CTO Choon Lee 在 IMAPS 的 SiP 会议上说。
还有其他问题。“在 4G 和 5G 之间，系统中添加了许多新频率，以便能够满足更高的速度要求。有了这些额外的频率，就扩大了对设备射频前端部分的要求，”ASE 工程和营销高级总监 Mark Gerber 在活动的小组讨论中说。
“还有许多附加组件。关键挑战之一是你无法继续扩展手机内部空间。对于手机制造商来说，它们的重点是拥有更多的电池供电空间。为了能够做到这一点，需要更多的集成，无论是将额外的频率组合到单个 RF 前端封装或模块中，还是寻找其他简化整个系统解决方案的方法。市场上有很多封装解决方案正在不断发展，以尝试解决其中的一些挑战。”
5G 手机采用了多种不同封装类型和模块的芯片。如果要为 5G 毫米波开发封装方式，那么这家封测公司需要具有良好的天线设计和组件设计能力，还需要拥有良好的制造和测试流程。另外，材料和基材同样是关键。
通常，这些芯片可用于 5G 毫米波，设计天线并将其集成到封装中是一门艺术。
以 AiP/SiP 模块为例，“在相同的辐射下，AiP 需要比相应的分立 PCB 天线小两到四倍，”长电科技的 Liu 说。“总的来说，AiP 模块会导致天线调谐问题，因此需要更多的 RF 设计，为了实现毫米波 AiP，通常需要高密度层压基板。”
基材在这里起着关键作用。“这些先进系统的最大问题是需要更薄的基板、低总厚度变化 (TTV)、超低缺陷、强附着力、应力控制以及下游加工（如退火和金属沉积）的绝对高温稳定性，”Brewer Science 的 WLP 材料执行董事 Kim Yess 说。
用于 5G 毫米波的 AiP 基板特别复杂。“为了实现他们需要的性能和低寄生效应，他们必须在基板设计中采用一些不同的堆栈，”Amkor 的 Zwenger 说。“对于毫米波，他们必须开始考虑非常薄的电介质和低 Dk/Df 特性。因此，他们正在寻找具有聚酰胺薄膜的晶圆级。”
更复杂的是，随着这些封装的价值上升，需要有一种方法来测试这些设备。TEL 总经理 Yohei Sato 表示：“随着半导体制造规模的不断扩大，用于集成多个异构设备的先进封装技术的引入正在加速，其中晶圆测试的重要性比以往任何时候都大。”
SiP 是一种使能技术，你不会在任何地方看到 SiP，因为它们通过 Chiplet 展现出来。不过 Chiplet 和 SiP 都是可行的方法，OEM 需要了解所有能够实现新设计的技术。
文章编译自 Semiconductor Engineering
版权及免责声明：凡本网所属版权作品，转载时须获得授权并注明来源“物联之家 - 物联观察新视角,国内领先科技门户”，违者本网将保留追究其相关法律责任的权力。凡转载文章，不代表本网观点和立场。
延伸阅读
京东因违反广告法被罚 30 万，因不正当竞争被罚 40 万
谷歌去年支付了超过200万美元的安全研究人员
版权所有：物联之家 - 物联观察新视角,国内领先科技门户