7 月 27 日报道，刚刚，英特尔公布了公司有史以来最详细的制程工艺和封装技术路线图！
除了公布其近十多年来首个全新晶体管架构 RibbonFET 和业界首个全新的背面电能传输网络 PowerVia 之外，英特尔还重点介绍了迅速采用下一代极紫外光刻（EUV）技术的计划，即高数值孔径（High-NA）EUV。
据悉，英特尔有望率先获得业界第一台 High-NA EUV 光刻机。此外，AWS 成为第一个使用英特尔代工服务（IFS）封装解决方案的客户，高通也将采用 Intel 20A 制程工艺技术。
英特尔公司 CEO 帕特・基辛格说：“我们正在加快制程工艺创新的路线图，以确保到 2025 年制程性能再度领先业界。”
▲ 英特尔 CEO 帕特・基辛格发表演讲
业界早就意识到，从 1997 年开始，基于纳米的传统制程节点命名方法，不再与晶体管实际的栅极长度相对应。
此前整个行业使用着各不相同的制程节点命名和编号方案，这些方案无法全面展现该如何实现能效和性能的最佳平衡。
对此，英特尔今天宣布为其制程节点引入了全新的命名体系，创建了一个清晰、一致的框架，来帮助客户对整个行业的制程节点演进建立一个更准确的认知。
“对于未来十年走向超越 1nm 节点的创新，英特尔有着一条清晰的路径。”基辛格谈道，“英特尔的最新命名体系，是基于我们客户看重的关键技术参数而提出的，即性能、功率和面积。”
英特尔去年推出的 10nm SuperFin 节点，实现了英特尔有史以来最为强大的单节点内性能增强，现在已经开始大批量生产。这一命名不会更改。
从英特尔下一个节点（之前被称作 Enhanced SuperFin）Intel 7 开始，英特尔后续节点将被命名为 Intel 4、Intel 3 和 Intel 20A。最后这个命名反映了摩尔定律仍在持续生效。
英特尔技术专家详述了以下路线图，其中包含新的节点命名和实现每个制程节点的创新技术：
1、基于 FinFET 晶体管优化，Intel 7 与英特尔 10nm SuperFin 相比，每瓦性能将提升约 10%-15%。明年推出的 Alder Lake 客户端产品将采用 Intel 7 工艺，随后是面向数据中心的 Sapphire Rapids 预计将于 2022 年第一季度投产。Ponte Vecchio GPU 也将采用 Intel 7 工艺，于 2022 年初上市，其中集成了基片（base tiles）和 Rambo 缓存晶片（Rambo cache tiles）。
2、Intel 4 完全采用 EUV 光刻技术，可使用超短波长的光，刻印极微小的图样，每瓦性能约提升 20%。Intel 4 将在 2022 年下半年投产，并于 2023 年出货，产品包括面向客户端的 Meteor Lake 和面向数据中心的 Granite Rapids。
上个季度 Meteor Lake 客户端计算晶片的 tape in，是一个重要的里程碑，Intel 4 也是英特尔首个完全采用 EUV 技术的制程节点。
▲ Intel 4 节点 Meteor Lake 测试晶圆片
3、Intel 3 较 Intel 4 将在每瓦性能上提升约 18%，在芯片面积上有额外改进，得益于 FinFET 的优化和在更多工序中增加对 EUV 使用。Intel 3 将于 2023 年下半年开始用于相关产品生产。
4、Intel 20A 将凭借 RibbonFET 和 PowerVia 两大突破性技术开启埃米时代。Intel 20A 预计将在 2024 年推出。英特尔在 Intel 20A 制程工艺技术上与高通公司进行合作。
两大创新技术中，PowerVia 是英特尔独有的、业界首个背面电能传输网络，通过消除晶圆正面供电布线需求来优化信号传输。
RibbonFET 是英特尔对 Gate All Around 晶体管的实现，将成为公司自 2011 年率先推出 FinFET 以来的首个全新晶体管架构。该技术加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。
5、面向 2025 年及更远的未来：从 Intel 20A 更进一步的英特尔 18A 节点也已在研发中，将于 2025 年初推出，它将对 RibbonFET 进行改进，在晶体管性能上实现又一次重大飞跃。
在制程工艺基础性创新方面，英特尔拥有悠久的历史。据英特尔高级副总裁兼技术开发总经理 AnnKelleher 博士回顾，英特尔引领了从 90nm 应变硅向 45nm 高 K 金属栅极的过渡，并在 22nm 时率先引入 FinFET。”
他希望凭借 RibbonFET 和 PowerVia 两大开创性技术，Intel 20A 将成为制程技术的另一个分水岭。
“今天公布的创新技术不仅有助于英特尔规划产品路线图，对我们的代工服务客户也至关重要。”基辛格说，“业界对英特尔代工服务（IFS）有强烈的兴趣，今天我很高兴我们宣布了首次合作的两位重要客户。英特尔代工服务已扬帆起航！”
英特尔还致力于定义、构建和部署下一代高数值孔径 EUV（High-NA EUV），有望率先获得业界第一台 High-NA EUV 光刻机，并计划在 2025 年成为首家在生产中实际采用 High-NA EUV 的芯片制造商。
当前英特尔正与 ASML 密切合作，确保这一行业突破性技术取得成功，超越当前一代 EUV。
此外，英特尔子公司 IMS 是 EUV 多波束掩模刻写仪的全球主要供应商。这是制作高分辨率掩模的必备工具，而掩模则是实现 EUV 光刻技术的关键部分。采用掩模刻写技术对英特尔来说极具竞争优势，也是同业的关键推动力。
从 Intel 4 节点起，英特尔将全面应用 EUV 光刻技术生产相关产品，Intel 3 会在更多工序中添加 EUV 的使用，来驱动比标准全节点改进水平更高的提升。
随着英特尔全新 IDM2.0 战略的实施，封装对于实现摩尔定律变得更加重要。
英特尔宣布，AWS 将成为首个使用英特尔代工服务（IFS）封装解决方案的客户。
▲ 英特尔高级副总裁兼技术开发总经理 Ann Kelleher 博士
英特尔对领先行业的先进封装路线图提出：
1、EMIB 作为首个 2.5D 嵌入式桥接解决方案将继续引领行业，英特尔自 2017 年以来一直在出货 EMIB 产品。Sapphire Rapids 将成为采用 EMIB（嵌入式多芯片互连桥接）批量出货的首个至强数据中心产品，也将是业界首个提供几乎与单片设计相同性能的，但整合了两个光罩尺寸的器件。继 Sapphire Rapids 之后，下一代 EMIB 的凸点间距将从 55μm 缩短至 45μm。
2、Foveros 利用晶圆级封装能力，提供史上首个 3D 堆叠解决方案。Meteor Lake 是在客户端产品中实现 Foveros 技术的第二代部署。该产品具有 36 微米的凸点间距，不同晶片可基于多个制程节点，热设计功率范围为 5-125W。
3、Foveros Omni 开创了下一代 Foveros 技术，通过高性能 3D 堆叠技术为裸片到裸片的互连和模块化设计提供了无限制的灵活性。Foveros Omni 允许裸片分解，将基于不同晶圆制程节点的多个顶片与多个基片混合搭配，预计将于 2023 年用到量产的产品中。
4、Foveros Direct 实现了向直接铜对铜键合的转变，它可以实现低电阻互连，并使得从晶圆制成到封装开始，两者之间的界限不再那么截然。Foveros Direct 实现了 10 微米以下的凸点间距，使 3D 堆叠的互连密度提高了一个数量级，为功能性裸片分区提出了新的概念，这在以前是无法实现的。Foveros Direct 是对 Foveros Omni 的补充，预计也将于 2023 年用到量产的产品中。
为了继续保持在先进封装领域的领导地位，英特尔正着眼于 2023 年交付 Foveros Omni 和 Foveros Direct 之外的其他未来规划，将在未来几代技术中从电子封装过渡到集成硅光子学的光学封装。
英特尔将继续与包括 Leti、IMEC 和 IBM 在内的产业伙伴密切合作，在以上和其他诸多创新领域进一步发展制程和封装技术。
基辛格特别提到上述创新技术都是在美国本土生产的，主要在英特尔俄勒冈州和亚利桑那州的工厂开发，这巩固了英特尔作为美国唯一一家同时拥有芯片研发和制造能力的领先企业的地位。
他透露说，英特尔预计在今年年底前宣布其在欧洲和美国进一步的工厂布局，这将是一笔足以支持大型晶圆厂的巨额投资，以此帮助世界实现更为平衡、可持续及安全的供应链。
同时，英特尔欢迎美国和欧盟的政策制定者能够以紧迫感采取行动，加快我们和集成电路产业其他公司的项目进展。他们很高兴看到最近宣布的支持美国半导体制造和研发的 CHIPS 法案以及欧盟正在采取类似举措。
随着英特尔代工服务（IFS）的推出，让客户清晰了解情况比以往任何时候都显得更加重要。
在 2021 年 10 月 27 日至 28 日举行的“英特尔 Innovation”峰会上，英特尔将公布更多相关细节。
版权及免责声明：凡本网所属版权作品，转载时须获得授权并注明来源“物联之家 - 物联观察新视角,国内领先科技门户”，违者本网将保留追究其相关法律责任的权力。凡转载文章，不代表本网观点和立场。
延伸阅读
App 长辈模式密集上线，互联网平台适老化为何如此迫切
没说一句话的侃爷创造苹果 Apple Music 直播纪录，330 万人观看
版权所有：物联之家 - 物联观察新视角,国内领先科技门户