1nm 工艺下金属互联新方法，芯片过热问题有望得到解决

7 月 12 日消息，比利时微电子研究中心（IMEC）开发了采用 1nm 工艺技术构建硅芯片过程中使金属互连的新方法，解决了 1nm 互连发热问题。

IMEC 在上周的 2021 年国际互连技术会议（IITC 2021）上展示了这项实验研究。

一、IMEC 发现电阻率更低的新材料

IMEC 展示了基于铝的二元化合物的实验研究，重点是它们的电阻率，理想配比状态的 AlCu 和 Al2Cu 薄膜，电阻率低至 9.5μΩ*cm。

这些结果在实验上支持了将 AlCu 和 Al2Cu 在先进的半镶嵌互连集成方案中用作新导体的可能性，在这些方案中它们可以与气隙结合以提高性能。然而，在这种组合中，焦耳热效应变得越来越重要。

将逻辑技术线路图缩小到 1nm 及以下需要在后端最关键的层中引入新的导体材料。铝和钌（Ru）的电阻率低于铜、钴或钼等传统元素金属，这可能会对 1nm 工艺下的芯片性能有所影响。

IMEC 研究了包括 AlNi、Al3Sc、AlCu 和 Al2Cu 在内的铝化物薄膜的电阻率，在 20nm 及以上厚度时，所有 PVD 沉积薄膜都显示出与钼相当或低于钼的电阻率。28nm 的 AlCu 和 Al2Cu 薄膜实现了 9.5μΩ*cm 的最低电阻率 —— 该值低于 Cu 的值。实验还表明控制薄膜理想状态防止表面氧化是研究铝化物需要面临的挑战。

▲ 28nm 厚的 AlCu 薄膜的电阻率与 Al 浓度的关系

二、更高的金属密度将减少焦耳热

IMEC 设想在先进的半镶嵌工艺技术中使用这些金属间化合物，这需要直接对金属进行蚀刻，以获得具有更高纵横比的线条。IMEC 发现通过在金属线之间逐渐引入部分或全部气隙，可以进一步改善 RC 延迟，用电隔离气隙代替传统的低 k 电介质，有望降低按比例缩放的电容。但是气隙的导热性极差，这需要对操作条件下的焦耳热效应格外注意。

IMEC 通过在局部 2 层金属互连层上进行焦耳热“校准”测量，并通过建模将结果投射到 12 层后端连线（BEOL）结构上，从而量化了这个难题。该研究预测，气隙会使温度升高 20%。研究也发现金属线的密度起着重要作用，较高的金属密度显示有助于减少焦耳热。

IMEC 研究员兼纳米互连项目总监 Zsolt Tokei 说：“这些发现是改进半镶嵌金属化方案使之成为 1nm 及以下互连选项的关键。IMEC 正在通过其他选项扩展互连路线图，包括混合金属化和新的中间线方案，同时解决与工艺集成和可靠性相关的关键挑战。”

▲ 具有局部气隙的 12 层金属层互连温度图

结语：又一难题得到解决，1nm 芯片距我们还有多远？

3nm 芯片量产之日离我们越来越近，上个月底，三星宣布 3nm 芯片已经正式流片，各芯片制造头部玩家也正在加速推进将 2nm 技术投入使用的计划。

如今芯片制程的发展越来越接近物理极限，科学家和工程师们日益攻克包括互连发热问题在内的诸多技术挑战，ASML、三星、台积电、IBM 等不同细分领域的芯片巨头都在试图从制造工艺、制造材料、封装方法等方面推动芯片走向 1nm 以及更小的制程节点。

来源：IMEC 官网、eeNews Europe

　　版权及免责声明：凡本网所属版权作品，转载时须获得授权并注明来源“物联之家 - 物联观察新视角,国内领先科技门户”，违者本网将保留追究其相关法律责任的权力。凡转载文章，不代表本网观点和立场。

延伸阅读